基于实时Linux的合并单元同步采样测试装置研制.pdf

第４１卷第１７期２０１３年９月１ＬＪ电力系统保护与控制ＰｏｗｅｒＳｙｓｔｅｍＰｒｏｔｅｃｔｉｏｎａｎｄＣｏｎｔｒｏｌＶ０１．４１ＮＯ．１７Ｓｅｐ．１．２０１３基于实时Ｌｉｎｕｘ的合并单元同步采样测试装置研制董新生，段太钢，周芝萍２，伍旭刚２，吴双惠，张乔宾（１．许继电源有限公司，河南许昌４６１０００；２．许继电气股份有限公司，河南许昌４６１０００）摘要：同步采样测试包含了数据同步测试与采样值精确度测试两个方面，是合并单元最重要的指标之一。在分析了合并单元同步采样测试的现状与存在的技术难点的基础上，介绍了一种基于实时Ｌｉｎｕｘ系统结合ＦＰＧＡ实时子系统、接口信号可扩展的合并单元同步采样测试装置的具体实现方法。该方法将ＦＰＧＡ的普通Ｉ／Ｏ管脚构成一个信号接口总线，通过读取信号接口板的Ｉ２ｃ总线ＥＥＰＲＯＭ保存的信息，来分配ＦＰＧＡ管脚的功能，从而实现接口信号的可扩展性，满足合并单元输入输出信号灵活多变的需求。同时，ＦＰＧＡ实现了采样值报文的接收，记录报丈接收时标，采样值报丈的生成与发送以及模拟ＭＩＩ接口直接与ＰＨＹ通信等功能。结果表明，本测试装置能准确反映合并单元的数据同步精度、采样值精度，具有较强的实用价值。关键词：合并单元；数据同步；采样精确度；Ｘｅｎｏｍａｉ；实时Ｌｉｎｕｘ；ＦＰＧＡＤｅｖｅｌｏｐｍｅｎｔｏｆｓｙｎｃｈｒｏｎｉｚａｔｉｏｎｓａｍｐｌｉｎｇｍｅｒｇｉｎｇｕｎｉｔｔｅｓｔｄｅｖｉｃｅｂａｓｅｄｏｎｒｅａｌ－ｔｉｍｅＬｉｎｕｘＤＯＮＧＸｉｎ．ｓｈｅｎｇ、ＤＵＡＮＴａｉ．ｇａｎｇ２，—ＺＨＯＵＺｈｉｐｉｎｇ２，—ＷＵＸｕｇａｎｇ２，ＷＵＳｈｕａｎｇ．ｈｕｉ，ＺＨＡＮＧＱｉａｏ．ｂｉｎ（１．ＸＪＰｏｗｅｒＣｏ．，Ｌｔｄ，Ｘｕｃｈａｎｇ４６１０００，Ｃｈｉｎａ；２．ＸＪＥｌｅｃｔｒｉｃＣｏ．，Ｌｔｄ，Ｘｕｃｈａｎｇ４６１０００，Ｃｈｉｎａ）Ａｂｓｔｒａｃｔ：Ｓｙｎｃｈｒｏｎｏｕｓｓａｍｐｌｉｎｇｔｅｓｔｃｏｎｔａｉｎｓｄａｔａｓｙｎｃｈｒｏｎｉｚａｔｉｏｎｔｅｓｔａｎｄｓａｍｐｌｅｖａｌｕｅａｃｃｕｒａｃｙｔｅｓｔ，ｗｈｉｃｈｉｓｏｎｅｏｆｔｈｅｍｏｓｔｉｍｐｏｒｔａｎｔｉｎｄｉｃａｔｏｒｓｏｆｔｈｅｍｅｒｇｉｎｇｕｎｉｔ．Ｔｈｅｓｔａｔｕｓｑｕｏｏｆｔｈｅｍｅｒｇｉｎｇｕｎｉｔｓｙｎｃｈｒｏｎｏｕｓｓａｍｐｌｉｎｇｔｅｓｔａｎｄｔｅｃｈｎｉｃａｌｄｉｆｆｉｃｕｌｔｉｅｓａｒｅｆｉｒｓｔｌｙａｎａｌｙｚｅｄ，ａｎｄｔｈｅｎａｓｐｅｃｉｆｉｃｉｍｐｌｅｍｅｎｔａｔｉｏｎｍｅｔｈｏｄｏｆ：ｈｅｍｅｒｇｉｎｇｕｎｉｔｓｙｎｃｈｒｏｎｏｕｓｓａｍｐｌｉｎｇｔｅｓｔｄｅｖｉｃｅｂａｓｅｄｏｎｒｅａｌ－ｔｉｍｅＬｉｎｕｘｓｙｓｔｅｍ，ｒｅａｌ－ｔｉｍｅＦＰＧＡｓｕｂｓｙｓｔｅｍａｎｄｓｃａｌａｂｌｅｉｎｔｅｒｆａｃｅｓｉｇｎａｌｓｉｓｉｎｔｒｏｄｕｃｅｄ．Ｉｎｏｒｄｅｒｔｏａｃｈｉｅｖｅｔｈｅｓｃａｌａｂｉｌｉｔｙｏｆｔｈｅ’ｉｎｔｅｒｆａｃｅａｎｄｍｅｅｔｔｈｅｍｅｒｇｉｎｇｕｎｉｔＳｆｌｅｘｉｂｌｅｉｎｐｕｔａｎｄｏｕｔｐｕｔｓｉｇｎａｌｓｄｅｍａｎｄ，ｔｈｉｓｍｅｔｈｏｄｕｓｅｓＦＰＧＡＩ／ＯｐｉｎｓｔｏｃｏｎｓｔｒｕｃｔａｓｉｇｎａｌｉｎｔｅｒｆａｃｅｂｕｓａｎｄａｓｓｉｇｎＦＰＧＡｐｉｎｆｕｎｃｔｉｏｎｓｔｈｒｏｕｇｈｒｅａｄｉｎｇｉｎｆｏｒｍａｔｉｏｎｓａｖｅｄｂｙＩ２ＣｂｕｓＥＥＰＲＯＭｉｎｔｈｅｓｉｇｎａｌｉｎｔｅｒｆａｃｅｂｏａｒｄ．Ａｌｓｏ，ｔｈｉｓｍｅｔｈｏｄｒｅａｌｉｚｅｓｍａｎｙｆｕｎｃｔｉｏｎｓｌｉｋｅｓａｍｐｌｅｖａｌｕｅｓｒｅｃｅｉｖｉｎｇ，ｔｉｍｅｓｃａｌｅｒｅｃｏｒｄｉｎｇ，ｓａｍｐｌｅｖａｌｕｅｓｇｅｎｅｒａｔｉｎｇａｎｄｔｒａｎｓｍｉｔｔｉｎｇ．ａｎｄｓｉｍｕｌａｔｉｎｇｔｈｅｄｉｒｅｃｔｃｏｍｍｕｎｉｃａｔｉｏｎｂｅｔｗｅｅｎＭＩＩｉｎｔｅｒｆａｃｅａｎｄｔｈｅＰＨＹｉｎｓｉｎｇｌｅｃｈｉｐＦＰＧＡ．Ｔｈｅｒｅｓｕｌｔｓｓｈｏｗｔｈａｔｔｈｅｔｅｓｔｄｅｖｉｃｅｃａｎａｃｃｕｒａｔｅｌｙｒｅｆｌｅｃｔｔｈｅｓｙｎｃｈｒｏｎｏｕｓｓａｍｐｌｉｎｇａｃｃｕｒａｃｙａｎｄｄａｔａｓｙｎｃｈｒｏｎｉｚａｔｉｏｎｏｆｔｈｅｍｅｒｇｉｎｇｕｎｉｔ，ＳＯｉｔｈａｓａｓｔｒｏｎｇｐｒａｃｔｉｃａｌｖａｌｕｅ．—Ｋｅｙｗｏｒｄｓ：ｍｅｒｇｉｎｇｕｎｉｔ；ｄａｔａｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ；ｓａｍｐｌｉｎｇｐｒｅｃｉｓｉｏｎ；Ｘｅｎｏｍａｉ；ｒｅａｌｔｉｍｅＬｉｎｕｘ；ＦＰＧＡ巾图分类号：ＴＭ７６文献标识码：Ａ文章编号：１６７４－３４１５（２Ｏｌ３）１７－Ｏｌ１６－０６０引言合并单元（ＭｅｒｇｉｎｇＵｎｉｔ）的概念最先在ＩＥＣ６００４４．７／８标准中提出，ＩＥＣ６１８５０．９深化了ＭＵ的概念，它将其作为一个逻辑设备融入到ＩＥＣ６１８５０的整个体系中¨之Ｊ，主要功能是汇集多达１２路的电子式电流／电压互感器的采集信息，按照一定的格式发送，为保护测控设备提供时间一致的电流和电压数据。合并单元作为电予式互感器与间隔层设备的接口，是数字化传输的一个重要环节，在基于ＩＥＣ６１８５０标准的数字化变电站自动化系统中，处于慕础地位。随着ＩＥＣ６１８５０标准在变电站自动化系统中的‘，泛应用，对合并单元的功能与性能进行检测变得越来越重要。合并单元的检测包括了一致性测试、采样精确度测试、采样值同步测试、ＥＣＴ／ＥＶＴ通信接口测试、采样值输出接口性能测试等各项测试。而合并单元的采样精确度与数据同步，直接决定整个变电站系统的动作特性，影响整个电网的安全稳定运行。因此，合并单元的采样精确度与数据同步的测试，是合并单元检测过程中的重中之重。１同步采样测试技术难点与现状分析同步采样测试包括了两个方面的测试内容，一董新生，等基于实时Ｌｉｎｕｘ的合并单元同步采样测试装置研制一１１７一个是采样精确度测试，一个是采样值同步测试。采样精确度体现在合并单元的输入与输出之间产生的幅差与角差。采样值同步则体现在同一间隔内（合并单元多路输入）电流／电压之间的角差，还体现在不同间隔（合并单元之间）的电流／电压之问的角差。在合并单元输入端，存在两种采样值同步方式：时钟同步法与插值同步法。采用时钟同步时，合并单元必须为Ａ／Ｄ转换器提供准确的采样脉冲，确保同一个合并单元内不同路的Ａ／Ｄ转换器甚至不同合并单元内的Ａ／Ｄ转换器进行同步信号转换。而插值同步法，则要求ＥＣＴ／ＥＶＴ采样值传输延时必须固定。插值同步法需要原始采样值报文的值、原始采样时刻与目标数据采样时刻，然后应用拉格朗日插值法计算得到目标数据采样值，这个算法的关键在于如何获取原始采样数据时刻。合并单元的采样值输出传输协议包括—ＩＥＣ６００４４．８，ＩＥＣ６１８５０９．２。由于ＩＥＣ６１８５０标准并—没有对ＩＥＣ６１８５０．９２网络拓扑进行限制，因此，ＩＥＣ６１８５０．９．２有两种接线模式：点对点模式与组网—模式。ＩＥＣ６００４４８ＦＴ３固定帧报文与点对点模式的ＩＥＣ６１８５０．９．２报文，采用相同的插值算法（同合并单元输入端的插值同步法），要求合并单元的采样值—传输延时固定。而组网模式的ＩＥＣ６１８５０．９２的同步计算，必须借助时钟同步系统与报文中的采样计数，也就是序号同步法。受电子式互感器发展水平与变电站现状的影响，合并单元具有如下特点：１）输入信号的不确定性。首先，采样信号可能是有源电子式互感器输出的串行编码信号，也可能是无源电子式互感器输出的模拟光信号，还有可能是传统电磁式互感器输出的模拟信号。其次，采样数据的通道数也不确定。最后，采样输入的通信协议也是不确定的。很多厂家使用自己私有的ＦＴ３协议，国家电网为了解决这个问题，在《合并单元技术条件》第６．５．１章节中定义了５种ＦＴ３协议。２）输出信号的不确定性。首先，合并单元的输出可能是光串口信号，也有可能为光以太网信号。—采用的通信协议，可能是ＩＥＣ６００４４７／８ＦＴ３固定帧—协议，也可能是ＩＥＣ６１８５０．９２协议。３）同步信号的不确定性。当采用时钟同步时，合并单元接收ＧＰＳ同步信号，ＩＥＣ６１８５０标准并没有对ＧＰＳ同步信号进行规定，所以，有可能是１ＰＰＳ秒脉冲信号，也有可能为ＩＲＩＧ．Ｂ信号，还有可能为ＰＴＰ１５８８网络对时信号。根据上面的分析，同步采样测试的技术难点在于：（１）模拟ＥＣＴ／ＥＶＴ的采样值输出，满足合并单元对采样值输入的要求；（２）准确记录采样值报文的接收时刻；ｆ３）适应合并单元的输入输出信号复杂性。长沙永程科技作为新兴的继电保护测试仪厂家，推出的ＲＴＳ一１００ＤＧ光数字测试仪，包含了强大的合并单元测试模块，在合并单元的功能测试、性能测试方面，具有较强的代表性。ＲＴＳ．１００ＤＧ具有以下的优点：１）支持模拟ＥＣＴ／ＥＶＴ的报文ＦＴ３输出。其波特率、传输方式都可以灵活配置。——２）支持ＩＥＣ６００４４８固定帧报文、ＩＥＣ６１８５０９．１、—ＩＥＣ６１８５０．９２组网、ＩＥＣ６１８５０．９．２点对点规约，支持ＩＰＰＳ，ＩＲＩＧ．Ｂ，ＰＴＰ１５８８等同步信号。３）采样值时标的分辨率达到２５ｎｓ。这个指标可以精确还原原始采样时刻，提高同步计算的精度。同时，也可以准确反映报文的离散度。同时，ＲＴＳ．１００ＤＧ存在以下的缺陷：１）输出接口比较单一。ＲＴＳ．１００ＤＧ目前只支持ＦＴ３光信号，不能输出模拟信号。并且，ＦＴ３光口有限，只有３路。因此，它不能测试采样输入方式为模拟信号的合并单元，同时，不能对合并单元进行多路同步采样和压力测试。２）以太网接口较少。以太网接口只支持４路。在点对点的ＩＥＣ６１８５０．９．２模式下，合并单元需要提供可能多达２４个以太网口。很显然，这种情况需要提供６个测试仪才能完整地测试其数据同步特性。为了解决目前国内合并单元测试设备普遍存在输入输出接口单一、信号接口不可扩展的缺点，本文提出了一种基于总线方式的信号接口扩展方法。２硬件平台针对目前国内数字测试仪的信号接口普遍存在的不可扩展性，本装置采用如图１所示的硬件结构框架。图１合并单元同步测试装置硬件结构框图’Ｆｉｇ．１Ｂｌｏｃｋｄｉ￣ｒａｍｏｆｔｈｅＭＵＳｓｙｎｃｈｒｏｎｏｕｓｓａｍｐｌｉｎｇｔｅｓｔｄｅｖｉｃｅ一ｌ１８一电力系统保护与控制本装置由电源插件、ＣＰＵ核心板、接口扩展总线、接口扩展插件四大部分组成。电源模块负责为系统提供电源。ＣＰＵ核心板通过接口扩展总线来与接口扩展板进行信息交互。２．１ＣＰＵ核心板设计ＣＰＵ核心板的主要功能是提供人机交互、显示、数据处理等。采用ＴＩ最近推出的ＳｉｔａｒａＴＭＡＭ３３５ｘＡＲＭ￣ＣｏｒｔｅｘＴＭ．Ａ８与Ａｌｔｅｒａ公司的ＥＰ３Ｃ５５Ｆ４８４Ｉ７ＦＰＧＡ作为其核心处理芯片。其硬件框架如图２所不。图２ＣＰＵ核心板硬件框图Ｆｉｇ．２ＢｌｏｃｋｄｉａｇｒａｍｏｆｔｈｅＣＰＵｃｏｒｅｂｏａｒｄＡＭ３３５９负责采样同步计算，测试结果的显示与配置，ＦＰＧＡ实时子系统则负责信号的解码／编码，采样值数据的生成，协议的解析／编码，将采样值数据通过接口扩展总线发送到相应的接口扩展板上。选择ＡＭ３３５９作为核心板的处理器，基于如下的考虑：１）工作主频高达７２０ＭＨｚ。３２Ｋ／３２ＫＬＩ级数据／手旨令缓存，带ＥＣＣ校验的２５６ＫＬ２级缓存，大大加快了ＣＰＵ的处理速度。２１支持浮点指令。３）ＤＤＲ３ＳＤＲＡＭ接口，工作频率可以达到３０３ＭＨｚ，支持高达１Ｇ的内存寻址空间。４集成ＬＣＤ控制器与触摸屏控制器。５１集成ＮＡＮＤ控制器。６１集成ＵＳＢ２．０高速ＯＴＧ端口。７）集成１０Ｍ／１００Ｍ／１０００ＭＭＡＣ控制器。８）支持Ｌｉｎｕｘ，Ａｎｄｒｉｏｄ，ＷｉｎＣＥ操作系统。ＡＭ３３５９对高达７２０Ｍ工作主频的支持，ＤＤＲ３ＳＤＲＡＭ控制器的支持，极大地保证了合并单元同步采样测试装置对数据处理能力的要求，而内部集成各种外设则降低了系统的成本。合并单元同步测试装置需要模拟ＥＣＴ／ＥＶＴ发送采样值报文（或者模拟信号），并且需要精确记录采样值报文的接收时刻，这些对实时性要求很高的功能，只能在ＦＰＧＡ实时子系统中完成。ＥＰ３Ｃ５５Ｆ４８４Ｉ７为Ａｌｔｅｒａ公司开发的ＦＰＧＡ芯片。总共具有４８４个管脚，除去电源时钟以及ＦＰＧＡ程序加载仿真等专用管脚外，用户可以使用的Ｉ／Ｏ管脚为３２８个，基本可以满足合并单元同步采样装置的接口扩展。而片内高达５万多个逻辑单元，２６０Ｋ的内部ＲＡＭ，则基本保证了实时子系统的资源需求。２．２接口扩展总线与接口扩展板将ＥＰ３Ｃ５５Ｆ４８４１７芯片为接口单元预留的Ｉ／Ｏ管脚全部引入到接口扩展总线上。每块接口扩展板上配置Ｉ２Ｃ总线的ＥＥＰＲＯＭ，ＥＥＰＲＯＭ上保存了这块接口扩展板的功能，ＦＰＧＡ管脚分配等信息。ＣＰＵ通过这些信息来配置ＥＰ３Ｃ５５Ｆ４８４１７芯片的Ｉ／Ｏ管脚的功能，并使能相应的ＦＰＧＡ程序子功能。合并单元的输入输出信号可以分为光串口信号，光以太网信号，模拟信号等。本文以光以太网接口板为例来说明接口扩展板的设计方法。图３为光以太网接口板硬件框图。接口展总线图３光以太网接口板硬件框图Ｆｉｇ．３ＢｌｏｃｋｄｉａｇｒａｍｏｆｔｈｅｆｉｂｅｒＥｔｈｅｒｎｅｔｉｎｔｅｒｆａｃｅｐｌｕｇ－ｉｎ为了准确记录报文接收时刻，将ＰＨＹ与接口扩展总线直接相连，也就是ＦＰＧＡ直接控制ＰＨＹ。很多测试仪厂家采用的是ＦＰＧＡ控制ＭＡＣ方案【３］，这种方案只能在接收一帧完整的以太网报文后，才能记录报文接收时刻，不能准确反映报文的接收时刻。而ＦＰＧＡ直接控制ＰＨＹ，可以在检测到ＰＨＹ产生的ＲＸＤＶ信号后，立即记录报文时刻，而不需要等待一帧报文完毕后才进行记录，从根本上保证了报文接收时刻的准确性。ＥＥＰＲＯＭ中保存如下信息：接口板类型，支持以太网个数，需要分配ＦＰＧＡＩ／Ｏ管脚的个数。通过采用基于总线扩展的接口设计方式，可以最大程度适应合并单元同步测试装置对接口类型的需求。３软件平台Ｘｅｎｏｍａｉ是基于Ａｄｅｏｓ（ＡｄａｐｔｉｖｅＤｏｍａｉｎＥｎｖｉｒｏｎ－ｍｅｎｔＦｏｒＯｐｅｒａｔｉｎｇｓｙｓｔｅｍ）的实时化Ｌｉｎｕｘ的解决方案，它具有很多优点：提供具有工业级ＲＴＯＳ的性能；提供多套与主流商ＲＴＯＳ兼容的ＡＰＩ：对多种ＣＰＵ董新生，等基于实时Ｌｉｎｕｘ的合并单元同步采样测试装置研制．１１９．架构的支持，Ａｒｍ，ＰｏｗｅｒＰＣ等；Ｘｅｎｏｍａｉ社区非常活跃。３．１Ｘｅｎｏｍａｉ环境的构建—ＴＩ公司维护的Ｌｉｎｕｘ内核版本可从ｇｉｔ：／／ａｒａｇｏｐｒｏｊｅｃｔ．ｏｒｇ／ｇｉｔ／ｐｒｏｊｅｃｔｓ／ｌｉｎｕｘ－ａｍ３３ｘ．ｇｉｔ网站上获取，ｘｅｎｏｍａｉ补丁采用ｘｅｎｏｍａｉ２．６．１。由于ｘｅｎｏｍａｉ目前对ＴＩＡＭ３３５ｘ系列没有提供支持，所以在执行打补丁命令时，会提示补丁有冲突，需要手工解决。在打上Ｘｅｎｏｍａｉ补丁后，以ｂｏａｒｄ．ａｍ３３５ｘｅｖｍ．Ｃ为参考，结合硬件设计与ＡＭ３３５９的Ｉ／Ｏ复用模式，编写ＢＳＰ，完成硬件初始化配置与驱动程序的设计。运行ｘｅｎｏｍａｉ本身自带的ｌａｔｅｎｃｙ测试代码，来测试系统的实时性，分别在用户空间、内核空间与内核定时器模式下进行测试。表１列出了实时性能。表１系统实时性能Ｔａｂｌｅ１Ｒｅａｌ・ｔｉｍｅｐｅｒｆｏｒｍａｎｃｅｏｆｔｈｅｓｙｓｔｅｍ从表１可以看到，运行于用户空间的实时任务的实时响应性能最差，但是也在２０ｕｓ左右。能够满足合并单元同步测试装置对实时性能的要求。３．２功能模块３．２．１ＦＰＧＡ实时子系统ＦＰＧＡ实时子系统为了适应输入输出接口信号灵活多变的情况，采用模块化设计，将核心功能与外部信号的处理分离开来。图４为ＦＰＧＡ实时子系统软件框图。采样值协议解析同步协议解析同步协议编码采样值协泌编码ＦＰＧＡ管脚配置模块图４ＦＰＧＡ实时子系统软件框图Ｆｉｇ．４ＢｌｏｃｋｄｉａｇｒａｍｏｆｔｈｅＦＰＧＡｒｅａｌ・ｔｉｍｅｓｕｂｓｙｓｔｅｍｓｏｆｔｗａｒｅ合并单元同步采样测试装置，模拟ＥＣＴ／ＥＶＴ发送采样值，输出的采样值的信号＼协议都是可变的，但是采样值的生成是不变的。ＦＰＧＡ根据接口扩展板中的ＥＥＰＲＯＭ的配置，决定采样值协议的编码方式，信号的编码方式。采样值生成模块受到外部同步信号的影响，调整采样时刻【４１。由于ＦＰＧＡ的ＲＡＭ资源比较宝贵，不可能保存一张长度很长的ＳＩＮ函数表，故采用查表结合ｃｏｒｄｉｃ算法的方式ｌ圳，来计算某一时刻的采样值。同样，考虑到合并单元输出的采样值的传输协议，采样值的编码方式是不确定的。将采样值信号—的解码与采样值传输协议的解码分离。ＩＥＣ６００４４８标准的ＦＴ３报文采用异步串行方式进行传输或者采用曼切斯特同步方式进行传输，并且其传输的波特率也是可变的。所以，在采样值信号的解码要适应ＦＴ３光串口的几种传输方式与波特率，才能进行采样值协议的解析。对于光以太网传输的—ＩＥＣ６１８５０９．２报文，ＦＰＧＡ通过模拟ＭＩＩ接口直接与ＰＨＹ通信。完成协议解码后，ＦＰＧＡ将必须的信息，如报文接收时标，各个通道的采样值存入采样值报文缓冲区，以减少与ＣＰＵ的数据交互。３．２．２ＦＰＧＡ与ＣＰＵ交互模块ＣＰＵ与ＦＰＧＡ的数据交互，分为两大类。一类是控制配置数据，其作用是将人机界面中用户输入的业务配置数据，转换为ＦＰＧＡ提供的寄存器操作，来控制ＦＰＧＡ的运行模式；第二类为采样值报文。ＦＰＧＡ保留合适的内部ＲＡＭ空间，作为采样值报文的循环缓冲区。采样值报文的循环缓冲区的格式与控制如表２、表３所示。表２ＦＰＧＡ与ＣＰＵ的帧交互格式Ｔｌａｂ１ｅ２ＦＰＧＡａｎｄＣＰＵｆｒａｍｅｉｎｔｅｒａｃｔｉｖｅｆｏｒｍａｔ表３ＦＰＧＡ循环缓冲区控制单元Ｔａｂｌｅ３ＦＰＧＡｌｏｏｐ－ｂｕｆｆｅｒｃｏｎｔｒｏｌｕｎｉｔＸｅｎｏｍａｉ的实时任务可以在用户空间运行，也可以在内核空间中运行。在内核空间运行的实时性缓一一步理一一一生采一一内信一一采．１２Ｏ一电力系统保护与控制更强，但是调试不方便，也不能调用用户空间的库函数，增加了开发难度，故采用用户空间的实时任务，来与ＦＰＧＡ进行交互。为了在用户空问访问ＦＰＧＡ的地址空间，设计ＦＰＧＡ映射驱动，在驱动函数的ｆｉｌｅｏｐｅｒａｔｉｏｎｓ文件操作函数中，实现ｍｍａｐ，把ＦＰＧＡ的基地址通过ｒｅｍａｐｐｆｎｙａｎｇｅ函数映射到用户地址空间。３．２３同步计算模块对于点对点模式的采样值报文，根据采样值报文中的额定延时还原采样值的采样时刻，然后利用拉格朗目抛物线插值算法，按照８０点的固定采样率进行重采样，将重采样后的数据利用ＤＦＴ算法计算有效值、相位。对于基于序号同步的ＩＥＣ６１８５０．９．２报文，相同序号的报文属于同一时刻的采样值报文，实际上，还需要根据接收到的时间来确定是不是属同一时刻的报文。按序号对齐后，根据报文的采样率，分别计算幅值、相位。３－２．４图形显示模块ＡＭ３３５９集成了ＬＣＤ控制器与触摸屏控制器，并且ＴＩ将Ｑｔ４．７．２成功移植到ＡＭ３３５ｘ系列平台上。存核心板上集成图形显示功能，可以避免将采样值数据传送到上位机进行处理，从而降低了开发难度与系统成本。合并单元同步采样测试实时显示各采集通道的波形，显示其相位，幅值的最大最小值，报文的时间均匀性。还可以通过ＵＳＢ存储设备进行数据保置为点对点模式输出时，本装置输出的同步信号ＩＲＩＧ．Ｂ不需要接线。合并单元同步采样输出的ＦＴ３报文属于同源数据，报文格式为《合并单元技术条件》定义的数据传输帧格式．Ｉ（单相互感器），将己，Ａ，，分别映射到不同组的ＦＴ３通道中。表４和表５为ＤＭＵ８３０．ＭＵ１和ＤＭＵ８３０．ＭＵ２同时加量的测试结果。其中ＤＭＵ８３０．ＭＵ１配置为—ＩＥＣ６００４４８，ＤＭＵ８３０．ＭＵ２配置为点对点模式的—ＩＥＣ６１８５０．９２。表４ＤＭＵ８３０．ＭＵＩ输出ＩＥＣ６００４４．８’—Ｔａｂｌｅ４ＤＭＵ８３０一ＭＵＩＳｏｕｔｐｕｔｉｓＩＥＣ６００４８表５ＤＭＵ８３０．ＭＵ２输出点对点ＩＥＣ６１８５０．９２’——Ｔａｂｌｅ５ＤＭＵ８３０－ＭＵ２Ｓｏｕｔｐｕｔｉｓｐ２ｐＩＥＣ６１８５０９２多次测试结果表明，ＤＭＵ８３０的输出满足保护电力系统的精度要求与数据同步要求，同时也证明本装置的设计是可行的。存供用户进行离线分析。４测试验证５结语许继ＤＭＵ８３０合并单元支持ＩＥＣ６００４４．８，点对点模式的ＩＥＣ６１８５０．９．２报文与组网模式的ＩＥＣ６１８５０．９．２报文输出，采用该装置来验证本装置的功能与测量精度。图５所示测试环境中，ＤＭＵ８３０合并单元在配＿ｌ信号ｌＦＴ３３外｛Ｉ同步信ｌＩ合并草元同步采样测试仪ｒＦＴ３－。’图５合并单元同步采样测试环境Ｆｉｇ．５Ｓｙｎｃｈｒｏｎｏｕｓｓａｍｐｌｉｎｇｔｅｓｔｅｎｖｉｒｏｎｍｅｎｔ合并单元测试装置，在合并单元研制、工程化过程中，是不可或缺的检测手段，将大大加快数字化变电站的建设。本装置目前只实现了合并单元测试中的同步采样测试功能，利用基于Ｘｅｎｏｍａｉ实时Ｌｉｎｕｘ操作系统具有的硬实时、开源、丰厚的库函数与强大的开发调试工具等优势，可以快速地开发针对合并单元测试的其他功能。本装置采用的实时Ｌｉｎｕｘ＋ＦＰＧＡ技术，为数字化变电站设备的研究设计人员提供了另外一种开发思路。参考文献［１］ＩＥＣ６１８５０－５ｃｏｍｍｕｎｉｃａｔｉｏｎｒｅｑｕｉｒｅｍｅｎｔｓｆｏｒｆｕｎｃｔｉｏｎＳａｎｄｄｅｖｉｃｅｍｏｄｅｌｓ［Ｓ］．［２］张明珠．周欣洁．基于ＦＰＧＡ＆ＡＲＭ９合并单元的研—制［Ｊ］．电力系统保护与控制，２０１０，３８（９）：８４８７．ＺＨＡＮＧＭｉｎｇ－ｚｈｕ，ＺＨＯＵＸｉｎ－ｊｉｅ．Ｄｅｖｅｌｏｐｍｅｎｔｏｆ董新生，等基于实时Ｌｉｎｕｘ的合并单元同步采样测试装置研制［３］［４］［５］ｍｅｒｇｉｎｇｕｎｉｔｂａｓｅｄｏｎＦＰＧＡ＆ＡＲＭ９［Ｊ］．ＰｏｗｅｒＳｙｓｔｅｍ—ＰｒｏｔｅｃｔｉｏｎａｎｄＣｏｎｔｒｏｌ，２０１０，３８（９）：８４８７．王伟明，段雄英．基于ＦＰＧＡ的电子式互感器智能合并单元研制［Ｊ］＿电力系统保护与控制，２０１２，４０（２）：１３１．１４Ｏ．—ＷＡＮＧＷｅｉｍｉｎｇ，ＤＵＡＮＸｉｏｎｇ－ｙｉｎｇ．ＩｎｔｅｌｌｉｇｅｎｔｍｅｒｇｉｎｇｕｎｉｔｏｆｅｌｅｃｔｒｏｎｉｃｔｒａｎｓｆｏｒｍｅｒｂａｓｅｄｏｎＦＰＧＡ［Ｊ】ＰｏｗｅｒＳｙｓｔｅｍＰｒｏｔｅｃｔｉｏｎａｎｄＣｏｎｔｒｏｌ，２０１２，４Ｏ（２）：１３１．１４Ｏ．赵应兵，周水斌，马朝阳．基于ＩＥＣ６１８５０．９。２的电子式互感器合并单元的研制『Ｊ１．电力系统保护与控制，２０１０，３８（６）：１０４一ｌ０６，１１０．———ＺＨＡＯＹｉｎｇｂｉｎｇ，ＺＨＯＵＳｈｕｉｂｉｎ，ＭＡＺｈａｏｙａｎｇ．Ｒｅｓｅａｒｃｈａｎｄｍａｎｕｆａｃｔｕｒｅｏｆｍｅｒｇｉｎｇｕｎｉｔｂａｓｅｄｏｎ——１ＥＣ６１８５０９２［Ｊ］＿ＰｏｗｅｒＳｙｓｔｅｍＰｒｏｔｅｃｔｉｏｎａｎｄＣｏｎｔｒｏｌ，２０１０，３８（６）：１０４－１０６，１１０．ＶｏｉｄｅｒＪＥ．ＴｈｅＣＯＲＤＩＣｔｒｉｇｏｎｏｍｅｔｒｉｃｃｏｍｐｕｔｉｎｇｔｅｃｈｎｉｑｕｅ［Ｊ］．ＩＲＥＴｒａｎｓｏｎＥｌｅｃｔｒｏｎｉｃＣｏｍｐｕｔｅｒｓ，１９５９，—ＥＣ一８（３）：３３０３３４．［６］王梦源，王书省，陈星．流水线双模ＣＯＲＤＩＣ算法的ＦＰＧＡ实现［Ｊ］．电子测量技术，２００７，３０（９）：１８４－１８５．——ＷＡＮＧＭｅｎｇｙｕａｎ，ＷＡＮＧＳｈｕｓｈｅｎｇ，ＣＨＥＮＸｉｎｇ．Ｉｍｐｌｅｍｅｎｔａｔｉｏｎｏｆｐｉｐｅｌｉｎｅｄｄｕａｌ－ｍｏｄｅＣＯＲＤＩＣｂａｓｅｄｏｎＦＰＧＡ［Ｊ］．ＥｌｅｃｔｒｏｎｉｃＭｅａｓｕｒｅｍｅｎｔＴｅｃｈｎｏｌｏｇｙ，２００７，—３０（９）：１８４１８５．收稿日期：作者简介：董新生自动化系统段太钢２０１２－１０－３０；修回日期：２０１３－０１－１４（１９６７一），男，大专，应用与研究工作；（１９７５一），男，硕士，工程师，长期从事变电站工程师，长期从事变电站—自动化系统应用与研究工作；Ｅｍａｉｌ：ｄｕａｎｔｇ＠１６３．ｃｏｒｎ周芝萍（１９７８－），女，大专，工程师，长期从事电力系统自动化科研管理工作。